verilog程序加法,四位加法计数器verilog

求a verilog FPGA加减程序 verilog直接用加号。此加法设备不是顺序的加法设备，基于VerilogHDL 加法计数器来源程序模块10计数器的4位小数(ce，CroutputModuleadd (A，B，CIN，Cout)；inputcin//进位输入module 10 counter (ce，CP，Cr，q) inputce，CP，Cr output[3:0]qreg[3:0]qal ways @(posedgepornedgecr)if(~ Cr)q。

求a verilog FPGA加减程序 verilog直接用加号。此加法设备不是顺序的加法设备，基于VerilogHDL 加法计数器来源程序模块10计数器的4位小数(ce，CroutputModuleadd (A，B，CIN，Cout)；inputcin//进位输入module 10 counter (ce，CP，Cr，q) inputce，CP，Cr output[3:0]qreg[3:0]qal ways @(posedgepornedgecr)if(~ Cr)q。